PATENT ABSTRACTS OF JAPAN

(11)Publication number :

2001-306020

(43)Date of publication of application: 02.11.2001

(51)Int.Cl.

G09G 3/20 G09G 3/28 3/30

(21)Application number: 2000-116972

(71)Applicant : PIONEER ELECTRONIC CORP

(22)Date of filing: 18.04.2000

(72)Inventor: HONDA KOJI


SHIGETA TETSUYA NAGAKUBO TETSURO

(54) METHOD FOR DRIVING DISPLAY PANEL

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method for driving a display panel which realizes a high definition gradation display. while suppressing power consumption.

SOLUTION: A unit display period in a video signal is divided into plural divided display periods, and during each divided display period, a pixel data write process for setting each pixel cell to either a light-emitting cell or a non-light-emitting cell according to a pixel data corresponding to the video signal, and a light-emission maintenance process for making only the above light-emitting cells emit light by the light-emitting frequency allocated correspondingly to each weighting during this divided display period are carried out. Luminance distribution of the video signal is obtained for each display line portion in the display panel, and the light-emitting frequency to be allocated to each of this light-emission maintenance processes according to the brightness distribution is altered for each display line.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-306020 (P2001-306020A)

(43)公開日 平成13年11月2日(2001.11.2)

(51) Int.Cl.7		識別記号	FΙ		テーマコート*(参考)		
G 0 9 G	3/20	641	G 0 9 G 3/20	641E	5C058		
		611		611A	5C080		
	3/28		3/30	K			
	3/30		H04N 5/66	101B			
H04N	5/66	101	G 0 9 G 3/28	K	K		
			審查請求 未能	背求 請求項の数15	OL (全 18 頁)		
(21) 出願番号	}	特顧2000-116972(P2000-116972)	,	005016			

(22)出顧日 平成12年4月18日(2000.4.18)

東京都目黒区目黒1丁目4番1号

(72)発明者 本田 広史

山梨県中巨摩郡田富町西花輪2680番地 パ

イオニア株式会社内

(72)発明者 重田 哲也

山梨県中巨摩郡田富町西花輪2680番地 パ

イオニア株式会社内

(74)代理人 100079119


弁理士 藤村 元彦

最終頁に続く

(54) 【発明の名称】 ディスプレイパネルの駆動方法

(57) 【要約】

【課題】 電力消費を抑制しつつ高精細な階調表示を実 現するディスプレイパネルの駆動方法を提供することを 目的とする。



【特許請求の範囲】

【請求項1】 複数の画素セルがマトリクス状に配列さ れているディスプレイパネルを映像信号に応じて駆動す るディスプレイパネルの駆動方法であって、

前記映像信号における単位表示期間を複数の分割表示期 間に分割し前記分割表示期間の各々において、

前記映像信号に対応した画素データに応じて前記画素セ ルの各々を発光セル又は非発光セルのいずれか一方に設 定する画素データ書込行程と、前記発光セルのみを前記 分割表示期間各々の重み付けに対応して割り当てた発光 10 回数だけ発光させる発光維持行程と、を実行し、

前記ディスプレイパネルにおける表示ライン分毎に前記 映像信号の輝度分布を求めその輝度分布に応じて前記単 位表示期間中における前記分割表示期間の数を表示ライ ン毎に変更することを特徴とするディスプレイパネルの 驱動方法。

【請求項2】 1つの表示ライン分の前記映像信号にお ける各輝度レベル毎の累積頻度に基づいて前記輝度分布 を求めることを特徴とする請求項1記載のディスプレイ パネルの駆動方法。

【請求項3】 前記単位表示期間における先頭部の前記 分割表示期間においてのみで全ての前記画素セルを前記 発光セル又は前記非発光セルのいずれか一方の状態に初 期化するリセット行程を実行し、

前記分割表示期間の内のいずれか1の分割表示期間での 前記画素データ書込行程においてのみで前記画素セルを 前記非発光セル又は前記発光セルのいずれか一方の状態 に設定することを特徴とする請求項1記載のディスプレ イパネルの駆動方法。

【請求項4】 前記単位表示期間における先頭部の前記 30 分割表示期間においてのみで全ての前記画素セルを前記 発光セル又は前記非発光セルのいずれか一方の状態に初 期化するリセット行程を実行し、

前記分割表示期間の内のいずれか1の分割表示期間での 前記画素データ書込行程において前記画素セルを前記非 発光セル又は前記発光セルのいずれか一方の状態に設定 し、前記1の分割表示期間の後に存在する少なくとも1 の分割表示期間での前記画素データ書込行程において前 記画素セルを再び前記一方の状態に設定することを特徴 とする請求項1記載のディスプレイパネルの駆動方法。 【請求項5】 1つの表示ライン分の前記映像信号にお ける前記輝度分布の輝度レベル範囲が広い場合には狭い 場合に比して前記分割表示期間の数を増やすことを特徴 とする請求項1記載のディスプレイパネルの駆動方法。 【請求項6】 複数の画素セルがマトリクス状に配列さ れているディスプレイパネルを映像信号に応じて駆動す るディスプレイパネルの駆動方法であって、

前記映像信号における単位表示期間を複数の分割表示期 間に分割し前記分割表示期間の各々において、

ルの各々を発光セル又は非発光セルのいずれか一方に設 定する画素データ書込行程と、前記発光セルのみを前記 分割表示期間各々の重み付けに対応して割り当てた発光 回数だけ発光させる発光維持行程と、を実行し、

前記ディスプレイパネルにおける複数表示ライン分毎に 前記映像信号の輝度分布を求めその耀度分布に広じて前 記単位表示期間中における前記分割表示期間の数を複数 表示ライン毎に変更することを特徴とするディスプレイ パネルの駆動方法。

【請求項7】 複数の表示ライン分の前記映像信号にお ける各輝度レベル毎の累積頻度に基づいて前記輝度分布 を求めることを特徴とする請求項6記載のディスプレイ パネルの駆動方法。

【請求項8】 前記単位表示期間における先頭部の前記 分割表示期間においてのみで全ての前記画素セルを前記 発光セル又は前記非発光セルのいずれか一方の状態に初 期化するリセット行程を実行し、

前記分割表示期間の内のいずれか1の分割表示期間での 前記画素データ書込行程においてのみで前記画素セルを 20 前記非発光セル又は前記発光セルのいずれか一方の状態 に設定することを特徴とする請求項6記載のディスプレ イパネルの駆動方法。

【請求項9】 前記単位表示期間における先頭部の前記 分割表示期間においてのみで全ての前記画素セルを前記 発光セル又は前記非発光セルのいずれか一方の状態に初 期化するリセット行程を実行し、

前記分割表示期間の内のいずれか1の分割表示期間での 前記画素データ書込行程において前記画素セルを前記非 発光セル又は前記発光セルのいずれか一方の状態に設定 し、前記1の分割表示期間の後に存在する少なくとも1 の分割表示期間での前記画素データ書込行程において前 記画素セルを再び前記一方の状態に設定することを特徴 とする請求項6記載のディスプレイパネルの駆動方法。 【請求項10】 複数の表示ライン分の前記映像信号に おける前記輝度分布の輝度レベル範囲が広い場合には狭 い場合に比して前記分割表示期間の数を増やすことを特 徴とする請求項6記載のディスプレイパネルの駆動方

【請求項11】 複数の画素セルがマトリクス状に配列 40 されているディスプレイパネルを映像信号に広じて駆動 するディスプレイパネルの駆動方法であって、

前記映像信号における単位表示期間を複数の分割表示期 間に分割し前記分割表示期間の各々において、

前記映像信号に対応した画素データに応じて前記画素セ ルの各々を発光セル又は非発光セルのいずれか一方に設 定する画素データ書込み行程と、前記発光セルのみを前 記分割表示期間各々の重み付けに対応して割り当てた発 光回数だけ発光させる発光維持行程と、を実行し、

前記ディスプレイパネルにおける複数表示ライン分毎に 前記映像信号に対応した画素データに応じて前記画素セ 50 前記映像信号の輝度分布を求めその輝度分布に応じて前 記単位表示期間中における前記分割表示期間の数を表示 ライン毎に変更することを特徴とするディスプレイパネ ルの駆動方法。

【請求項12】 複数の表示ライン分の前記映像信号に おける各郷度レベル毎の累積頻度に基づいて前記輝度分 布を求めることを特徴とする請求項11記載のディスプ レイパネルの駆動方法。

【請求項13】 前配単位表示期間における先頭部の前 記分割表示期間においてのみで全ての前記画素セルを前 記卒光セルマは前記非発光セルのいずれか一方の状態に 10 初期化するリセット行程を実行し、

前記分割表示期間の内のいずれか1の分割表示期間での 前記画素データ書込行程においてのみで前記画素セルを 前記非発光セル又は前記発光セルのいずれか一方の状態 に設定することを特徴とする請求項11記載のディスプ レイパネルの駆動方法。

【請求項14】 前記単位表示期間における先頭部の前 記分割表示期間においてのみで全ての前記画素セルを前 記発光セル又は前記非発光セルのいずれか一方の状態に 初期化するリセット行程を実行し、

前記分割表示期間の内のいずれか1の分割表示期間での 前記画素データ書込行程において前記画素セルを前記非 発光セル又は前記発光セルのいずれか一方の状態に設定 し、前記1の分割表示期間の後に存在する少なくとも1 の分割表示期間での前記画素データ書込行程において前 配画素セルを再び前記一方の状態に設定することを特徴 とする請求項11記載のディスプレイパネルの駆動方 法。

【請求項15】 複数の表示ライン分の前記映像信号に おける前記輝度分布の輝度レベル範囲が広い場合には狭 30 い場合に比して前記分割表示期間の数を増やすことを特 徴とする請求項11記載のディスプレイパネルの駆動方 法。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明は、マトリクス表示方 式のディスプレイパネルの駆動方法に関する。

[0002]

【背景技術】近年、薄型平面のマトリクス表示方式のデ (以下、PDPと称する)、及びエレクトロルミネセン トディスプレイパネル (以下、ELDPと称する) 等が 実用化されてきた。これらPDP及びELDPには、n 行×m列なるマトリクス状に各画素を担う画素セルが配 列されている。この際、上記画素セルは、"発光"及び" 非発光"の2状態しかもたない。従って、上記PDP及 びELDPの如きディスプレイパネルに対して、入力映 像信号に対応した中間調の輝度を得られるようにすべ く、サブフィールド法を用いた階調駆動を実施する。

画素毎にNビットの画素データに変換し、このNビット のビット桁各々に対応させて、入力映像信号における1 フィールドの表示期間をN個のサブフィールドに分割す る。各サブフィールドには、上記画素データのビット桁 各々に対応した発光回数が夫々割り当ててある。この 際、上記Nビット中の1つのビット桁の論理レベルが例 えば"1"である場合には、そのビット桁に対応したサブ フィールドにおいて、上述の如く割り当てた回数分だけ 発光を実行する。一方、上記1つのビット桁の論理レベ ルが"0"である場合には、そのビット桁に対応したサブ フィールドでは発光を行わない。サブフィールド法を用 いた駆動では、1フィールド表示期間内のサブフィール ド各々で実行した発光回数の合計により、入力映像信号 に対応した中間調の輝度を段階的に表現するのである。 $I \cap \cap \cap A$

【発明が解決しようとする課題】本発明は、入力映像信 号に対応した良好な階調表示を実現するディスプレイパ ネルの駆動方法を提供することを目的とする。 [0005]

【課題を解決するための手段】本発明によるディスプレ イパネルの駆動方法は、複数の画素セルがマトリクス状 に配列されているディスプレイパネルを映像信号に応じ て駆動するディスプレイパネルの駆動方法であって、前 記映像信号における単位表示期間を複数の分割表示期間 に分割し前記分割表示期間の各々において、前記映像信 号に対応した画素データに応じて前記画素セルの各々を 発光セル又は非発光セルのいずれか一方に設定する画素 データ書込行程と、前記発光セルのみを前記分割表示期 間各々の重み付けに対応して割り当てた発光回数だけ発 光させる発光維持行程と、を実行し、前記ディスプレイ パネルにおける表示ライン分毎に前記映像信号の輝度分 布を求めその輝度分布に応じて前記単位表示期間中にお ける前記分割表示期間の数を表示ライン毎に変更する。 [0006]

【発明の実施の形態】以下、本発明の実施例を図を参照 しつつ説明する。図1は、上記ディスプレイパネルとし てプラズマディスプレイパネルを搭載したプラズマディ スプレイ装置の概略構成を示す図である。図1に示され るように、かかるプラズマディスプレイ装置は、プラズ ィスプレイパネルとして、プラズマディスプレイパネル 40 マディスプレイパネルとしてのPDP10と、本発明に よる駆動方法に基づいてこのプラズマディスプレイパネ ルを駆動する駆動部とから構成されている。

【0007】PDP10は、アドレス電極としてのm個 の列電極D1~Daと、これら列電極各々と交叉して配列 されている夫々n個の行電極X1~Xn及び行電極Y1~ Ynを備えている。この際、行電極X及び行電極Yは、 これら一対にてPDP10における1表示ライン分の表 示を担う行電極を形成している。列電極D、行電極X及 びYは放電空間に対して誘電体層で被覆されている。そ 【0003】サプフィールド法では、入力映像信号を各 50 して、各行電極対と列電極との各交叉部に、画素セルと

しての放電セルが形成される構造となっている。すなわ ち、1表示ライン上には、m個の列電極D各々に対応し たm個の画素が形成されている。

【0008】一方、駆動部におけるA/D変換器1は、 入力された映像信号をサンプリングしてこれを1画素毎 の例えば8ビットの画素データDに変換する。そして、 A/D変換器は、かかる画素データDを、1Hライン輝 度分布解析回路3及びデータ変換回路30の各々に供給 する。1Hライン輝度分布解析回路3は、上記A/D変 される度に、かかるm個の画素データDに基づいてこの 1表示ライン分での輝度分布を解析する。そして、1H ライン輝度分布解析回路 3 は、かかる解析結果に基づい て、累積頻度データACを駆動制御回路2に供給する。 【0009】図2は、かかる1Hライン輝度分布解析回 路3の内部構成の一例を示す図である。図2において、 頻度分布メモリ300は、図3に示されるが如き、上記 画素データDとして表現し得る全ての輝度レベル"0" ~"255"各々に対応付けされた256個の記憶領域を*

> 輝度レベル"0": A Co=D Fo 輝度レベル"1": AC1=DF0+DF1 輝度レベル"2": AC2=DF0+DF1+DF2

*備えている。各記録領域には、その輝度レベルを有する 画素データDが供給された回数を示す頻度数データDF 0~DF255が記憶される。尚、頻度数データDF0~D F255各々の初期値は"0"である。

【0010】頻度分布測定回路301は、A/D変換器 1から1画素分の画素データDが供給される度に、その 画素データDの輝度レベルに対応した上記頻度数データ DFのみを1だけインクリメントする。そして、頻度分 布測定回路301は、1表示ライン分のm個の画素デー 換器1から1表示ライン分のm個の画素データDが供給 10 タDに対する上記処理が終了する度に、上記頻度分布メ モリ300から頻度数データDF0~DF255を読み出 し、累積頻度分布算出回路302に供給する。

【0011】累積額度分布算出同路302は、1表示ラ イン分に対応した頻度数データDF0~DF255を低輝度 に対応したものから順次累積して行き、各累積段階での 途中結果を輝度レベル"0"~"255"各々に対応した累 積頻度データAC0~AC255として求める。すなわち、 累積頻度分布算出回路302は、

輝度レベル"255": A C255 = D F0 + D F1 + D F2 + D F3 + · · · + D F255

なる演算により、輝度レベル"0"~"255"各々に対応 した累積頻度データACo~AC255を夫々求めるのであ る。この際、1表示ライン分の画素データDの数はm個 であるので、累積頻度データACの最大値は"m"とな る。そして、累積頻度分布算出回路302は、これら累 積頻度データA Co~A C255を駆動制御回路 2に供給す

【0012】ここで、データ値が0より大となった累積 頻度データACに対応する輝度レベルを最低輝度レベル BLOとし、最初にそのデータ値が"m"と等しくなった累 積頻度データACに対応した輝度レベルを最高輝度レベ ルBHIとする。従って、BLO~BHIなる範囲が、上述し た1表示ライン分の画素データによる輝度分布範囲とな 各表示ラインにおける最低輝度レベルBLo~最高輝度レ ベルBHIにて示される輝度分布が、例えば図4の4つの パターンA~Dのいずれかになっている場合について説 明する。図4のパターンAは、輝度レベル"0"~"25 5"の全ての輝度レベルに亘って輝度の分布が為された 場合である。 ▽ 図4のパターンBは、 輝度レベル"1 28"以下の低輝度レベルの範囲内にて輝度の分布が為 された場合である。又、図4のパターンCは、輝度"6 4"~"192"なる中輝度レベルの範囲内にて輝度の分

度レベル"128"以上の高輝度レベルの範囲内にて輝度 の分布が為された場合である。

【0013】以下に、上述した如き構成を有する1Hラ 30 イン輝度分布解析回路3の動作についてを、1表示ライ ン分のm個の画素データDの輝度レベル推移が、図5 (a)~図5(d)に示されるが如き状態である場合を例に とって説明する。尚、図5(a)~図5(d)は、いずれ も、1表示ライントにおいて、画面を媒から右端に向か って徐々に高輝度に推移する画像を表すものである。こ の際、図5(a)は、8ビットの画素データDとして表現 し得る全ての輝度レベル"0"~"255"にて、その輝度 レベルが1表示ライン上において均一に現れる場合であ る。図5(b)は、輝度レベル"0"~"128"の範囲内に る。以下、説明を簡略化するために、1フィールド分の 40 て、その輝度レベルが1表示ライン上において均一に現 れる場合である。図5(c)は、輝度レベル"64"~"1 92"の範囲内にて、その輝度レベルが1表示ライン上 において均一に現れる場合である。図5(d)は、輝度レ ベル"128"~"255"の範囲内にて、その輝度レベル が1表示ライン上において均一に現れる場合である。 【0014】ここで、先ず、図5(a)に示されるが如き 形態を有する1表示ライン分の画素データDによれば、 輝度レベル"0"~"255"各々に対する頻度分布は図6 (a)、その累積頻度分布は図7(a)に示されるが如きも 布が為された場合である。又、図4のパターンDは、輝 50 のとなる。ここで、図7(a)に示されるが如く、輝度レ ベル"0"を最低輝度レベルBloとし、輝度レベル"25 5 "を最高輝度レベルBHIとすると、これらBLo及びB HIにて表される輝度範囲"0"~"255"での範囲分布 は、図4のパターンAとなり、パターンAを示す累積額

度データACが駆動制御回路2に供給される。

【0015】又、図5(b)に示されるが如き形態を有す る1表示ライン分の画素データDによれば、輝度レベ ル"0"~"255"各々に対する頻度分布は図6(b)、そ の累積頻度分布は図7(b)に示されるが如きものとな る。ここで、図7(b)に示されるが如く、輝度レベル" 0"を最低輝度レベルBloとし、輝度レベル"128"を 最高輝度レベルBRIとすると、これらBLo及びBRIにて 表される耀度範囲"0"~"128"での範囲分布は、図4 のパターンBとなり、パターンBを示す累積頻度データ ACが駆動制御回路2に供給される。

【0016】又、図5(c)に示されるが如き形態を有す る1表示ライン分の画素データDによれば、輝度レベ ル"0"~"255"各々に対する頻度分布は図6(c)、そ の累積頻度分布は図7(c)に示されるが如きものとな る。ここで、図7(c)に示されるが如く、輝度レベル" 6 4 "を最低輝度レベル BLoとし、輝度レベル" 1 9 2 " を最高輝度レベルBHIとすると、これらBLO及びBHIに て表される輝度範囲"64"~"192"での範囲分布は、 図4のパターンCとなり、パターンCを示す累積頻度デ ータACが駆動制御回路2に供給される。

【0017】又、図5(d)に示されるが如き形態を有す る1表示ライン分の画素データDによれば、輝度レベ ル"0"~"255"各々に対する頻度分布は図6(d)、そ の累積頻度分布は図7(d)に示されるが如きものとな る。ここで、図7(d)に示されるが如く、輝度レベル" 128"を最低輝度レベルBLoとし、輝度レベル"25 5 "を最高輝度レベルBHIとすると、これらBLO及びB H1にて表される輝度範囲"128"~"255"での範囲分 布は、図4のパターンDとなり、パターンDを示す累積 頻度データACが駆動制御回路2に供給される。 【0018】このように、1Hライン輝度分布解析回路

3は、入力される1表示ライン分の画素データDによる 輝度分布を順次解析して、その輝度分布に応じた累積頻 度データACを駆動制御回路2に供給するのである。駆 る累積頻度データACを取り込む。そして、かかる累積 頻度データACに基づき、各輝度分布パターンのライン 数の比率に応じて各表示ラインにおける駆動シーケンス (発光駆動パターン)を設定する。更に、駆動制御回路 2は、設定した駆動シーケンスに対応して、後述する第 1データ変換回路の変換特性(第1データ変換テーブル) 及び第2データ変換回路34の変換特性(第2データ変 換テーブル)を生成し、多階調化処理回路33における 圧縮ビット数を設定する。

ールドの表示期間を7個のサブフィールドを用いて階調 表示できるものとすると、1ライン当りの平均スキャン 回数(書込み走査回数)が7となる。この1ライン当り平 均7個のサブフィールド(1ライン当りの平均スキャン 回数が7)を基準にして、この基準内となるように各種 度分布パターンのライン数の比率に応じて、上述の駆動 シーケンス(発光駆動バターン)などを設定する。入力映 像信号の各表示ラインにおける輝度分布が図4の如き4 つのパターンをとり、その比率が同程度である場合、後 10 述するように、パターンAの表示ラインを10個のサブ フィールド構成とし、パターンB、C、Dの表示ライン を5個のサブフィールド構成に設定する。

【0020】図8は、かかるデータ変換回路30の内部 構成を示す図である。図8において、遅延回路31は、 上記A/D変換器1から供給された画素データDを所定 時間だけ遅延させてから、これを第1データ変換回路3 2に供給する。尚、上記所定時間とは、1フィールドに おける全表示ライン分の画素データに対して輝度分布を 解析して各表示ラインに対する駆動シーケンス(発光駆 20 動パターン) などを設定するのに費やされる処理時間で ある。

【0021】第1データ変換回路32は、8ビットで" 0"~"255"なる256階調分の輝度レベルを表現し 得る上記画素データDを"0"~"160"までに抑制した 輝度抑制画素データDPに変換し、これを多階調化処理 回路33に供給する。この第1データ変換回路32は、 例えば、書込み可能なメモリで構成される。かかるメモ リの記憶内容(変換テーブル、すなわち変換特性)は、駆 動制御回路2から供給される輝度分布に応じた変換テー 30 ブルで更新され、入力される1表示ライン分の画素デー タDの輝度分布に応じた変換特性(変換テーブル)に設定 される。すなわち、1表示ライン分の画素データに対す る輝度分布が図4のパターンAとなる場合には、第1デ ータ変換回路32の変換特性が図9(a)に示されるが如 き変換特性に設定される。この際、第1データ変換回路 32は、図9(a)の変換特性に従ってその表示ラインの 画素データDを8ビットで"0"~"160"なる輝度レベ ル範囲の輝度抑制画素データDPに変換し、これを多階 調化処理回路33に供給する。又、1表示ライン分の画 動制御回路2は、1フィールド分の各表示ラインにおけ 40 素データに対する輝度分布が図4のパターンBとなる場 合には、第1データ変換回路32の変換特性が図9(b) に示されるが如き変換特性に設定される。この際、第1 データ変換回路32は、図9(b)の変換特性に従ってそ の表示ラインの画素データDを8ビットで"0"~"16 0"なる輝度レベル範囲の輝度抑制画素データDPに変換 し、これを多階調化処理回路33に供給する。又、1表 示ライン分の画素データに対する輝度分布が図4のパタ 一ンCとなる場合には、第1データ変換回路32の変換 特性が図9(c)に示されるが如き変換特性に設定され 【0019】例えば、PDPの駆動装置の能力が1フィ 50 る。この際、第1データ変換回路32は、図9(c)の変 換特性に従ってその表示ラインの画素データDを8ビッ トで"0"~"160"なる輝度レベル節囲の輝度抑制画素 データDPに変換し、これを多階調化処理回路33に供 給する。又、1表示ライン分の画素データに対する輝度 分布が図4のパターンDとなる場合には、第1データ変 換回路32の変換特性が図9(d)に示されるが如き変換 特性に設定される。この際、第1データ変換回路32 は、図9(d)の変換特性に従ってその表示ラインの画素 データDを8ビットで"0"~"160"なる輝度レベル範 囲の輝度抑制画素データDpに変換し、これを多階調化 処理回路33に供給する。

【0022】多階調化処理回路33は、8ビットの上記 輝度抑制画素データDPに対し、輝度分布に応じたビッ ト圧縮を伴う誤差拡散処理及びディザ処理等の多階調化 処理を施して多階調化画素データDsを求める。すなわ ち、多階調化処理回路33は、1表示ライン分の画素デ ータに対する輝度分布が図4のパターンAとなる場合に は、その表示ラインにおける8ビットの上記輝度抑制画 素データDpを上記誤差拡散処理によって2ビット、更 り、多階調化処理回路33は、4ビットの多階調化画素 データDsを得る。一方、1表示ライン分の画素データ に対する輝度分布が図4のパターンB~Dのいずれかと なる場合には、多階調化処理回路33は、上記誤差拡散 処理によって2ビット、更に上記ディザ処理によって3 ビットの圧縮を行う。これにより、多階調化処理回路3 3は、3ビットの多階調化画素データDsを得る。そし て、この3ビット又は4ビットの多階調化画素データD sは、第2データ変換回路34に供給される。

【0023】第2データ変換回路34は、例えば書込み 可能なメモリで構成される。このメモリの記憶内容(変 換テーブル)は、駆動制御回路2から供給された輝度分 布に応じた変換テーブルで更新され、入力される1表示 ライン分の両素データDの輝度分布に応じた変換テープ ルに設定される。すなわち、1表示ライン分の画素デー タに対する輝度分布が図4のパターンAとなる場合に は、第2データ変換回路34の変換テーブルが図10に 示されるが如き変換テーブルに設定される。この際、第 2データ変換回路34は、図10の変換テーブルに従っ を10ビットの駆動画素データGDに変換し、これをメ モリ4に供給する。一方、1表示ライン分の画素データ に対する輝度分布が図4のパターンB~Dのいずれかと なる場合には、第2データ変換回路34の変換テーブル が図11に示されるが如き変換テーブルに設定される。 第2データ変換回路34は図11の変換テーブルに従っ てその表示ラインの3ビットの多階調化画素データDs を5ビットの駆動画素データGDに変換し、これをメモ リ4に供給する。

た書込信号に従って上記駆動画素データGDを順次書き 込む。ここで、1画面(n行、m列)分の駆動画素デー タGD11~GDnmの書込みが終了すると、メモリ4は、 以下の如き読み出し動作を行う。尚、メモリ4では、上 記駆動画素データGD11~GDnm各々をピット桁毎に分 割した駆動画素データビット群GDA-1、GDA-2、GDA-3、・・・、GDA-N(Nは、5又は10) として捉える。つまり、駆動画素データG D11~G Dnn 各々の第1ビットのみをグループ化したものをGDA- 第2ビットのみをグループ化したものをGDA-2 として捉えるのである。この際、各駆動画素データビッ ト群GDAは、1 画面 (n行、m列) 分の駆動画素デー タビットDB11~DBnnから構成される。メモリ4は、 上記駆動画素データビット群GDA-1、GDA-2、 GDA-3、・・・・、GDA-Nなる順にて、各駆動画素 データビット群GDA中の各駆動画素データビットDB 11~D Bnmを1表示ライン分毎に順次読み出してアドレ スドライバ6に供給する。

【0025】駆動制御回路2は、1フィールド分の各表 に上記ディザ処理によって2ビット圧縮する。これによ 20 示ラインにおける累積頻度データACを取り込み、累積 頻度データACに基づいて各輝度分布パターンのライン 数の比率に応じて各表示ラインにおける発光駆動フォー マットを設定する。そして、この設定された発光駆動フ オーマットに従ってPDP10を駆動する各種タイミン グ信号をアドレスドライバ6、第1サスティンドライバ 7及び第2サスティンドライバ8の各々に供給する。 【0026】上述した如く、例えば入力映像信号の各表 示ラインにおける輝度分布が図4のように4つのパター ンをとりその比率が同程度である場合、1表示ライン分 30 の画素データに対する輝度分布が図4のパターンAとな る表示ラインに対しては図12(a)に示される10個の サプフィールドからなる発光駆動フォーマットに設定さ れる。又、1表示ライン分の画素データに対する輝度分 布が図4のパターンBとなる表示ラインに対しては図1 2(b)に示される5個のサブフィールドからなる発光駆 動フォーマットに設定される。又、1表示ライン分の画 素データに対する輝度分布が図4のパターンCとなる表 示ラインに対しては図12(c)に示される5個のサブフ ィールドからなる発光駆動フォーマットに設定される。 てその表示ラインの4ビットの多階調化画素データDs 40 そして、1表示ライン分の画素データに対する輝度分布 が図4のパターンDとなる表示ラインに対しては図12 (d)に示される5個のサプフィールドからなる発光駆動 フォーマットに設定される。

【0027】これら図12(a)~図12(d)に示される 駆動フォーマットでは、1フィールドの表示期間の先頭 において、PDP10の全放電セルを一斉に"発光セル" 又は"非発光セル"のいずれか一方に初期化せしめる一斉 リセット行程Rcを実行する。又、各サプフィールド内 において、各放電セルを1表示ライン分ずつ順次、画素 【0024】メモリ4は、駆動制御回路2から供給され 50 データに応じて"発光セル"又は"非発光セル"状態に設定

することにより画素データの書き込み走査を為す画素デ ータ書込行程Wcを実行する。その後、発光回数比が、 [2:5:11:16:10:12:13:14:16:18:19:21:46:52]

- なる14個の分割発光維持行程 I1~ I14を断続的に実 行する。
- 【0028】ここで、発光駆動フォーマットが図12 (a)の場合、一斉リセット行程Rcと分割発光維持行程 I1の間、分割発光維持行程 I1と I2の間、分割発光維 持行程 12と 13の間、分割発光維持行程 13と 14の間、 分割発光維持行程 I4と I5の間、分割発光維持行程 I6 と I 7 の間、分割発光維持行程 I 8 と I 9 の間、分割発光 維持行程 I 10と I 11の間、分割発光維持行程 I 12と I 13 の間、分割発光維持行程 113と 114の間で夫々画素デー タ書込行程Wcを実行する。
- 【0029】又、発光駆動フォーマットが図12(b)の 場合、一斉リセット行程Rcと分割発光維持行程 I1の 間、分割発光維持行程 I 1 と I 2 の間、分割発光維持行程 I2と I3の間、分割発光維持行程 I3と I4の間、分割発 光維持行程 I4と I5の間で夫々画素データ書込行程Wc 場合、一斉リセット行程Rcと分割発光維持行程 I1の 間、分割発光維持行程 I 5 と I 6の間、分割発光維持行程 I7と I8の間、分割発光維持行程 I9と I10の間、分割 発光維持行程 I 11と I 12の間で夫々画素データ書込行程 Wcを実行する。
- 【0030】そして、発光駆動フォーマットが図12 (d)の場合、一斉リセット行程Rcと分割発光維持行程 I1の間、分割発光維持行程 Isと Isの間、分割発光維 持行程 I 10と I 11の間、分割発光維持行程 I 12と I 13の 間、分割発光維持行程 I 13 と I 14 の間で夫々面素データ 30 書込行程Wcを実行する。すなわち、一斉リセット行程 Rcと分割発光維持行程 I1の間では、全表示ラインに対 して1表示ライン分ずつ画素データの書き込み走査を行 5.
- 【0031】又、分割発光維持行程 I1と I2の間、 I2 と I 3 の間、 I 3 と I 4 の間、 I 4 と I 5 の間では、輝度分 布が図4のパターンA又はパターンBを示す表示ライン 上の放電セルに対してのみに、上述した如き画素データ の書き込み走査が実施される。この際、輝度分布が図4 のパターンC、又はパターンDを示す表示ラインに対し 40 ては画素データの書き込み走査は行なわれず、スキップ する。
- 【0032】又、分割発光維持行程 I 5 と I 6 の間では、 輝度分布が図4のパターンCを示す表示ライントの故電 セルに対してのみに、上述した如き画素データの書き込 み走査が実施される。この際、輝度分布が図4のパター ンA、B、又はDを示す表示ラインに対しては画素デー タの書き込み走査は行われず、スキップする。又、分割 発光維持行程 16と 17の間では、輝度分布が図4のパタ ーンAを示す表示ライン上の放電セルに対してのみに、

上述した如き画素データの書き込み走査が実施される。 この際、輝度分布が図4のパターンB、C、Dを示す表 示ラインに対しては画素データの書き込み走査は行われ ず、スキップする。

【0033】又、分割発光維持行程 I1と I8の間では、 輝度分布が図4のパターンCを示す表示ライントの放電 セルに対してのみに、上述した如き画素データの書き込 み走査が実施される。この際、輝度分布が図4のパター ンA、B、又はDを示す表示ラインに対しては画素デー 10 夕の書き込み走査は行われず、スキップする。又、分割 発光維持行程 I & と I 9 の間では、輝度分布が図 4 のパタ ーンA及Dを示す表示ライン上の放電セルに対してのみ に、上述した如き画素データの書き込み走沓が実施され る。この際、輝度分布が図4のパターンB、又はCを示 す表示ラインに対しては画素データの書き込み走査は行 われず、スキップする。

【0034】又、分割発光維持行程 I o と I 10の間で は、輝度分布が図4のパターンCを示す表示ライン上の 放電セルに対してのみに、上述した如き画素データの書 を実行する。又、発光駆動フォーマットが図12(c)の 20 き込み走査が実施される。この際、輝度分布が図4のパ ターンA、B、又はDを示す表示ラインに対しては画素 データの書き込み走査は行われず、スキップする。又、 分割発光維持行程 I 10 と I 11 の間では、輝度分布が図 4 のパターンA及びDを示す表示ライン上の放電セルに対 してのみに、上述した如き画素データの書き込み走査が 実施される。この際、輝度分布が図4のパターンB、又 はCを示す表示ラインに対しては画素データ書き込み走 査は行われず、スキップする。

> 【0035】又、分割発光維持行程 I 11と I 12の間で は、輝度分布が図4のパターンCを示す表示ライン上の 放電セルに対してのみに、上述した如き画素データの書 き込み走査が実施される。この際、輝度分布が図4のパ ターンA、B、又はDを示す表示ラインに対しては画素 データ書き込み走査は行われず、スキップする。又、分 割発光維持行程 I12と I13の間では、輝度分布が図 4の パターンA及びDを示す表示ライン上の放電セルに対し てのみに、上述した如き画素データの書き込み走査が実 施される。この際、輝度分布が図4のパターンB、又は Cを示す表示ラインに対しては画素データ書き込み走査 は行われず、スキップする。

【0036】そして、分割発光維持行程 I 13と I 14の間 では、輝度分布が図4のパターンA及びDを示す表示ラ イン上の放電セルに対してのみに、上述した如き画素デ ータの書き込み走査が実施される。この際、輝度分布が 図4のパターンB、又はCを示す表示ラインに対しては 画素データ書き込み走査は行われず、スキップする。 尚、分割発光維持行程間には、図12中の傾斜部にて示 されるが如き、各々が書き込み走査に費やされる時間と 同一時間だけ発光状態を停止する非発光期間NEが設け

50 られている。従って、夫々の間に画素データ書込行程W

cが存在しない分割発光維持行程同士をまとめて一つの 発光維持行程 Icとすると、図12(a)に示される発光 駆動フォーマットでは、1フィールドの表示期間がサブ フィールドSF1~SF10からなる10個のサブフィ ールド構成となる。よって、1フィールドの表示期間内 での1表示ラインに対する書込み走査の回数は10回と なる。一方、図12(b)~図12(d)に示される発光駆 動フォーマットでは、1フィールドの表示期間がサブフ ィールドSF1~SF5からなる5個のサブフィールド 構成となる。よって、1フィールドの表示期間内での1 表示ラインに対する書込み走査の回数は5回となる。 【0037】アドレスドライバ6、第1サスティンドラ イバ7及び第2サスティンドライバ8各々は、これら一 斉リセット行程Rc、画素データ書込行程Wc、発光維持 行程Ic、消去行程E各々での上記動作を実現すべく、 PDP10の列電極D1~Dn、行電極X1~Xn及びY1 Yn各々に各種駆動パルスを印加する。図13は、か かる駆動パルスの印加タイミングの一例を示す図であ る。

駆動フォーマットにおける先頭のサブフィールドSF1

及びSF2各々での印加タイミングのみを抜粋して示し ている。先ず、一斉リセット行程Roにおいて、第1サ スティンドライバ7及び第2サスティンドライバ8は、 負極性のリセットパルスRPx及び正極性のリセットバ ルスR Pyを発生して行電極X1~Xn及びY1~Ynに同 時に印加する。これらリセットパルスRPx及びRPyの 印加により、PDP10中の全ての放電セルがリセット 放電され、各放電セル内には一様に所定の壁電荷が形成 は、一旦、"発光セル"に初期設定されるのである。 【0039】次に、画素データ書込行程Wcでは、アド レスドライバ6が、上記メモリ4から供給された駆動画 表データビットDBの論理レベルに対応した電圧を有す る画素データパルスを生成し、これを1表示ライン分毎 に列電極D1~Dnに印加して行く。例えば、サブフィー ルドSF1においては、上記駆動画素データビット群G DA-1中から先ず第1行目に対応した分、つまり駆動 画素データビットDB11、DB12、DB13、・・・・、DB 1mを抽出する。そして、これらDB各々の論理レベルに 40 対応したm個分の画素データパルスからなる画素データ パルス群DP11を生成して列電極D1~Daに印加す る。次に、上記駆動画素データビット群GDA-1中か ら第2行目に対応した駆動画素データビットDB11、D B12、DB13、・・・・、DB1m各々を抽出する。そして、 これらDB各々の論理レベルに対応したm個分の画素デ ータパルスからなる画素データパルス群DP12を生成 して列電極D1~Dmに印加する。以下、同様にして、1 表示ライン分毎の画素データパルス群DP13~DP1n

プフィールドSF2においては、上記駆動画素データビ ット群GDA-2中から先ず第1行目に対応した駆動画 素データピットDB11、DB12、DB13、・・・・、DB1n を抽出する。そして、これらDB各々の論理レベルに対 応したm個分の画素データパルスからなる画素データパ ルス群DP21を生成して列電極D1~Daに印加する。 次に、上記駆動画素データビット群GDA-2中から第 2行目に対応した駆動画素データビットDB11. D B12、DB13、・・・・、DB1n各々を抽出する。そして、 これらDB各々の論理レベルに対応したm個分の画素デ ータパルスからなる画素データパルス群DP22を生成 して列電極D1~Dmに印加する。以下、同様にして、1 表示ライン分毎の画素データパルス群DP 21~DP 2n を順次列電極D1~Daに印加して行くのである。 【0040】尚、アドレスドライバ6は、駆動画素デー タビットDBの論理レベルが"1"である場合には高電圧 の画素データパルスを生成し、"0"である場合には低電 圧(0ボルト)の画素データパルスを生成するものとす る。更に、画素データ書込行程Woでは、第2サスティ 【0038】尚、図13においては、図12(a)の発光 20 ンドライバ8が、各画素データパルス群DPの印加タイ ミングと同一タイミングにて、図13に示されるが如き 負極性の走査パルスSPを行電極Y1~Ynへと順次印加 して行く。この際、走査パルスSPが印加された"行" と、高電圧の画素データパルスが印加された"列"との交 差部の放電セルにのみ放電(選択消去放電)が生じ、そ の放電セル内に残存していた壁電荷が選択的に消去され る。かかる選択消去放電により、上記一斉リセット行程 Rcにて"発光セル"の状態に初期化された放電セルは、 非発光セル"に推移する。尚、上記高電圧の画素データ される。すなわち、PDP10における全ての放電セル 30 パルスが印加されなかった"列"に形成されている放電セ ルには放電が生起されず、上記一斉リセット行程Roに て初期化された状態、つまり"発光セル"の状態が保持さ れる。すなわち、各サプフィールドで実施される画素デ ータ書込行稈Woにより、各放電セルは、その後の発光 維持行程 I cにおいて維持放電が生起される"発光セ ル". 又は維持放電の生起されない"非発光セル"に設定 されるのである。

【0041】次に、発光維持行程Icでは、第1サステ ィンドライバ7及び第2サスティンドライバ8が、行電 極 $X_1 \sim X_n$ 及び $Y_1 \sim Y_n$ に対して図13に示されるよう に交互に正極性の維持パルス I Px及び I Pyを印加す る。尚、上記非発光区間NEでは維持パルス I Px及び I Pyの印加を停止し、かかる非発光区間NEの後、維 持パルスIPx及びIPyの交互印加を再開する。この 際、上記画素データ書込行程Wcにて壁電荷が残留した ままとなっている放電セル、すなわち"発光セル"のみ に、上記維持パルス I Px 及び I Py が印加される度に維 持放電が生起される。つまり、かかる維持放電が断続的 に生起されている間、その維持放電に伴う発光状態が維 を順次列電極D1~Dmに印加して行くのである。又、サ 50 持されるのである。

【0042】以上の如き画素データ書込行程Wc及び発 光維持行程Icを、その他のサブフィールドに対しても 同様に実施する。ここで、駆動制御回路2は、1表示ラ イン分の画素データに対する輝度分布が図4のパターン Aとなる場合、つまり1表示ライン上での輝度レベル が"0"~"255"なる全輝度範囲内に均一に分布してい る場合には、この1表示ラインに対して図12(a)に示 される発光駆動フォーマットに従った階調駆動を実施す る。従って、第1サスティンドライバ7及び第2サステ ィンドライバ8の各々は、図12(a)に示される10個 10 の合計) のサプフィールドSF1~SF10各々内の発光維持行 程Icにおいて、

SF1:2 (分割発光維持行程 I1の発光回数)

SF2:5 (分割発光維持行程 I2の発光回数) SF3:11 (分割発光維持行程 I 3の発光回数)

SF4:16 (分割発光維持行程 I4の発光回数)

SF5:22 (分割発光維持行程 Is~ Isの発光回数 の合計)

SF6:27 (分割発光維持行程 I7~ I a の発光回数

SF7:34 (分割発光維持行程 Ia~ Itaの発光回 数の合計)

SF8:40 (分割発光維持行程 I11~ I12の発光回 数の合計)

SF9:46 (分割発光維持行程 I13の発光回数) SF10:52 (分割発光維持行程 I14の発光回数) なる回数分だけ維持パルスIPをPDP10に印加す

【0043】又、1表示ライン分の画素データに対する 輝度分布が図4のパターンBとなる場合、つまり1表示 30 数の合計) ライン上での輝度分布が低輝度レベル範囲内に偏ってい る場合には、駆動制御回路2は、この1表示ラインに対 して図12(b)に示される発光駆動フォーマットに従っ た階調駆動を実施する。従って、第1サスティンドライ バ7及び第2サスティンドライバ8の各々は、図12 (b)に示される5つのサブフィールドSF1~SF5各

々内の発光維持行程Icにおいて、 SF1:2 (分割発光維持行程 I1の発光回数) SF2:5 (分割発光維持行程 I2の発光回数)

SF3:11 (分割発光維持行程 Isの発光回数) SF4:16 (分割発光維持行程 I4の発光回数)

SF5:221 (分割発光維持行程 Is~ I14の発光 回数の合計) なる回数分だけ維持パルスIPをPDP10に印加す

【0044】又、1表示ライン分の画素データに対する 輝度分布が図4のパターンCとなる場合。つまり1表示 ライン上での輝度分布が中輝度レベル範囲内に偏ってい る場合には、駆動制御回路2は、この1表示ラインに対 して図12(c)に示される発光駆動フォーマットに従っ 50 が生起されることになる。ここで、駆動画素データGD

た階調駆動を実施する。従って、第1サスティンドライ バ7及び第2サスティンドライバ8の各々は、図12 (c)に示される5つのサブフィールドSF1~SF5各 々内の発光維持行程Icにおいて、

SF1:44 (分割発光維持行程 I1~ I5の発光回数

SF2:25 (分割発光維持行程 I6~ I7の発光回数 の合計)

SF3:30 (分割発光維持行程 Is~ Isの発光回数

SF4:37 (分割発光維持行程 I10~ I11の発光回 数の合計)

SF5:119 (分割発光維持行程 I12~ I14の発光 回数の合計)

なる回数分だけ維持パルスIPを印加する。

【0045】又、1表示ライン分の画素データに対する 輝度分布が図4のパターンDとなる場合、つまり1表示 ラインの輝度分布が高輝度レベル範囲内に偏っている場 合には、駆動制御回路2は、この1表示ラインに対して 20 図12(d)に示される発光駆動フォーマットに従った階

調駆動を実施する。従って、第1サスティンドライバ7 及び第2サスティンドライバ8の各々は、図12(d)に 示される5つのサブフィールドSF1~SF5各々内の 発光維持行程Icにおいて、

SF1:83 (分割発光維持行程 II~ I & の発光回数 の合計)

SF2:34 (分割発光維持行程 Is~ I10の発光回 数の合計) SF3:40 (分割発光維持行程 I11~ I12の発光回

SF4:46 (分割発光維持行程 I13の発光回数) SF5:52 (分割発光維持行程 I14の発光回数)

なる回数分だけ維持パルスIPを印加する。

【0046】これにより、PDP10の画面上には、上 記サプフィールドSF各々の維持発光行程Icにおいて 生起される維持放電の合計回数に応じた表示輝度が現れ る。尚、各サブフィールドの維持発光行程 I cにおいて 上述した如き維持放電を生起させるか否かは、そのサブ フィールド内の画素データ書込行程Wcで選択消去放電 40 を生起させるか否かにより決定する。図10及び図11 に示される駆動画素データGDによれば、黒丸に示され るが如く、1フィールド中における各サプフィールドS Fの内の1つのサプフィールドでの画素データ書込行程 Wcにおいてのみで選択消去放電が生起される。よっ て、先頭サブフィールドSF1の一斉リセット行程Rc で形成された壁電荷は上記選択消去放電が生起されるま での間残留し、各放電セルは"発光セル"の状態を維持す る。つまり、その間に存在するサブフィールド各々(白 丸にて示す)の発光維持行程 I cで、発光を伴う維持放電

(10)

17

は、1表示ライン分の画素データに対する輝度分布が図 4のパターン人、つまり1表示ライン上での輝度レベル か全輝度レベル範囲内に均一に分布している場合には、 図10に示されるが加き11パターンとなる。一方、1 表示ライン分の画素データに対する輝度分布が図4のパ ターンA以外、つまり1表示ライン上での輝度レベルが ある輝度レベル範囲内に偏って分布している場合には、 図11に示されるが如き6パターンとなる。

【0047】従って、1表示ライン上での瞬度レベルが
全輝度レベル範囲内にからしている場合には、こ 10 回数が7)を基準にして、そのサプフィールドの数を変
の1表示ラインに対しては図12(a)の発光駆動フォー
マットに基づく駆動が実施されるので、図10に示され
る10系統の発光駆動・クテンとよると、
は、その1表示ラインに対して上記平均サプフィールド
は、その1表示ラインに対して上記平均サプフィールド

{0, 2, 7, 18, 34, 56, 83, 117, 157, 203, 255}

なる11階調分の中間表示輝度が得られる。

【0048】つまり、"0"~"255"なる全輝度範囲を 階間駆動の対象とした11階間分の階間駆動を行うので ある、一方、1表示ライン上での弾度分がが低輝度レベ ル範囲内に備っている場合には、図12(b)の発光駆動 フォーマットに基づく駆動が実施されるので、図11に でされる6系統の発光駆動パクーンによると、 (0,2,7,18,34,255)

なる6階間分の中間表示輝度が得られる。

【0049】つまり、"0"~"128"なる低輝度レベル 総囲のみを階薄駆動が兼とした6階間分の階調駆動を 行うのである。又、1表示ライン上での輝度分布が中輝 度レベル範囲内に偏っている場合には、限12(c)の発 光駆動フォーマットに基づく階調駆動が実施されるの で、図11に示される6系統の発光駆動パターンによる と、

{0, 44, 69, 99, 136, 255}

なる6階調分の中間表示輝度が得られる。

[0050] つまり、「64"、"192"なる中輝度レベル範囲のみを階調摩動の対象とした6階調のの階調摩動を行うのである。そして、1表示ライン上での痩度分布が高輝度レベル範囲内に偏っている場合には、図12(4)の発光撃動フォーマットに基づく階調駆動が実施されるので、図11に示される6系統の発光駆動パターンによると、

{0, 83, 117, 157, 203, 255}

なる6階調分の中間表示輝度が得られる。

【0051】つまり、"128"~"255"なる高輝度と ベル範囲のみを階調駆動の対象とした6階調分の階調駆 動を行うのである。尚、上記10階頭、又は6階調分の 中間輝度レベル以外の輝度レベルは、前途した多階調化 処理回路33によって凝促的に得られる。上記実施例に 払いては、127~ルトゲの今表示ラインにおける累積 頻度データACに基づいて各類皮分布パターンのライン 数の比率と求め、それに応じて各表示ラインにおける発 状態的ラインで、1008米 駆動フォーマットに基づき、第1データ変換回路の変換 特性(第1データ変換テーブル)及び第2データ変換回路 34の変換特性(第2データ変換テーブル)を生成し、 多階調化処理回路33における圧縮ビット数を設定して いる。

【0052】例えば、PDPの駆動装置の能力が、1フ ィールドの表示期間を7個のサブフィールドに分割して 階調表示することが可能な場合、この1ライン当りの平 均7個のサブフィールド(1ライン当りの平均スキャン 更する。例えば、1表示ライン分の入力映像信号に輝度 レベルが全輝度範囲において均一に分布している場合に は、その1表示ラインに対して上記平均サブフィールド 数より多い10個のサブフィールドを割り当てて階調駆 動を行ない、その階調表現を向上させる。一方、1表示 ライン分の入力映像信号の輝度レベルが高、中、低輝度 レベル範囲内のいずれかに偏って分布している場合に は、その1表示ラインに対して上記平均サブフィールド 数より少ない5個のサブフィールドを割り当てて6階間 駆動を行なう。この際、1表示ライン分の入力映像信号 に輝度レベルが比較的狭い範囲に分布している場合に は、割り当てるべきサブフィールドの数を減らしても階

【0053】以上の如く、本発明においては、1表示ライン分の入力映像信号における頭度分布に応じて、1表示ライン分の大学性に、1フィールド表示期間内でのサブフィールド数を変更するようにしている。よって、入力映像信号の画像内容に応じてライン毎に最適な階積表示を行なったが出る。 他、上記表施例では、1フィールド分30の各表示ラインにおける順度分布が図4の4つのパターンA~Dのいずれかをとる場合について説明したが、実際の映像信号では理度分布のパターンは無数にある。従って、それものパターンのライン数の比率を第出し、それに応じて1フィールド表示期間内におけるトータルの画素デーク書込み行程の時間がほぼ一定となるように各表示ラインにおける発光解動フォーマット(分割サプフィールド数)を設定することになる。

調表現力が低下することはない。

【0054】又、上記実施例においては、入力映像信号 の輝度分布を1表示ライン分向に測定し、この1表示ラ 40 イン毎に、1フィールド表示期間内でのサブフィールド の数を変更するようにしているが、これを複数の表示ラ イン群毎に実施するようにしても良い。すなわち、入力 映像信号の興度分布を複数表示ライン単位で測定し、こ の複数表示ライン群毎に、1フィールド表示期間内での サブフィールドの数を変更するようにしても良い。 【0055】又、入力映像信号の輝度分布を複数ライン

おいては、1フィールド分の各表示ラインにおける累積 頻度データACに基づいて各郷度分布パターンのライン 数の比率を求め、それに応じて各表示ラインにおける発 恋の比率を求め、それに応じて各表示ラインにおける発 だしても良い。又、上記実施例においては、図10及び 光駆動フォーマットを設定している。そして、この発光 50 図11に示されるように各サプフィールドSFの内のい

ずれか1の画素データ書込行程Wcにおいてのみで選択 消去放電を生起させるようにしている。しかしながら、 放電セル内に残留する荷電粒子の量が少ないと、選択消 去放電が良好に生起されず、画素データの書き込みが正 常に為されなくなるという場合がある。そこで、図10 に示されている第2データ変換回路34の変換テーブル 及び発光駆動パターンに代わり、図14に示されるもの を採用する。更に、図11に示されている第2データ変 換回路34の変換テーブル及び発光駆動パターンに代わ り、図15に示されるものを採用する。これら図14及 10 布が図4のパターンBとなる表示ラインに対しては図1 び図15に示される発光駆動パターンによれば、各放電 セルに対して同一の選択消去放電を複数回連続して実施 させるので、選択消去放電が確実に生起され、正しく画 素データの書込が為されるようになるのである。

【0056】尚、上記実施例においては、画素データの 書込方法として、予め各放電セルに壁電荷を形成させて おき、画素データに応じて選択的にその壁電荷を消去す ることにより画素データの書込を為す、いわゆる選択消 去アドレス法を採用した場合について述べた。しかしな がら、本発明は、画素データの書込方法として、画素デ 20 ータに応じて選択的に壁電荷を形成するようにした、い わゆる選択書込アドレス法を採用した場合についても同 様に適用可能である。

【0057】図16(a)~図16(d)は、上記選択書込 アドレス法を採用してPDP10を階調駆動する際に用 いる発光駆動フォーマットを示す図である。又、図17 及び図18は、かかる選択書込アドレス法を採用した場 合に第2データ変換回路34において用いられる変換テ ーブルと、発光駆動バターンとを示す図である。尚、図 17は、図10に示されるものを選択書込アドレス法に 30 適用させた場合に第2データ変換回路34において用い られる変換テーブル、及び発光駆動パターンを示す図で ある。又、図18は、図11に示されるものを選択書込 アドレス法に適用させた場合に第2データ変換回路34 において用いられる変換テーブル、及び発光駆動パター ンを示す図である。

【0058】ここで、選択書込アドレス法を採用した場 合には、図16(a)~図16(d)に示されるように、選 択消去アドレス法を採用した場合でのサブフィールドS SF10(又はSF5)を先頭サブフィールドにし、サブ フィールドSF1を最後尾のサブフィールドにするので ある。尚、各サプフィールドで、画素データ書込行程W c及び発光維持行程Icを実行し、先頭のサブフィールド のみで一斉リセット行程Rcを実施する点は、図12 (a)~図12(c)に示されるが加き選択消去アドレス法 を採用した場合と同様である。

【0059】かかる選択書込みアドレス法に従った階調 駆動を実施するにあたり、駆動制御回路2は、各輝度分

ける発光駆動フォーマットを設定する。例えば入力映像 信号の各表示ラインにおける輝度分布が図4に示される 4つのパターンをとり、その比率が同程度である場合に は駆動制御回路2は、以下の如く発光駆動フォーマット の設定を行う。つまり、駆動制御回路2は、1表示ライ ン分の画表データに対する輝度分布が図4のパターンA となる表示ラインに対しては図16(a) の如き10個 のサブフィールドからなる発光駆動フォーマットに設定 する。又、1表示ライン分の画素データに対する輝度分 6(b) に示される5個のサブフィールドからなる発光 駆動フォーマットに設定する。又、1表示ライン分の画 素データに対する輝度分布が図4のパターンCとなる表 示ラインに対しては図16(c)に示される5個のサブ フィールドからなる発光駆動フォーマットに設定する。 そして、1表示ライン分の画素データに対する輝度分布 が図4のパターンDとなる表示ラインに対しては図16 (d) に示される 5 個のサブフィールドからなる発光駆 動フォーマットに設定する。

【0060】そして、駆動制御回路2は、この設定した 発光駆動フォーマットに従ってPDP10を階調駆動す べき各種タイミング信号をアドレスドライバ6、第1サ スティンドライバ7及び第2サスティンドライバ8の各 々に供給する。図19は、かかる選択書込アドレス法を 採用した場合に、アドレスドライバ6、第1サスティン ドライバ1及び第2サスティンドライバ8条々がPDP 10に印加する各種駆動パルスの印加タイミングを示す 図である。

【0061】尚、図19においては、図16(a)におけ るサプフィールドSF5での印加タイミングのみを抜粋 して示している。図19において、一斉リセット行程R cでは、第1サスティンドライバ7及び第2サスティン ドライバ8がPDP10の行電板X及びYにリセットパ ルスRPx及びRPyを印加した直後に、第1サスティン ドライバ7が消去パルスEPを行電極X1~Xnに一斉に 印加する。かかる消去パルスの印加により消去放電が生 起され、全ての放電セル内に形成されていた壁電荷は消 減する。すなわち、図16に示されるが如き選択書込ア ドレス法を採用した際の一斉リセット行程Rcでは、P Fの配列を反転させている。すなわち、サブフィールド 40 DP10における全ての放電セルは、"非発光セル"の状 態に初期化される。

【0062】画素データ書込行程Wcでは、選択消去ア ドレス法を採用した場合と同様に、アドレスドライバ6 が、駆動画素データビットDBの論理レベルに応じた電 圧を有する1行分毎の画素データパルス群DPを生成 し、これを1行分毎に順次列電極D1~Dnに印加して行 く。更に、画素データ書込行程Wcでは、第2サスティ ンドライバ8が、上述した如き画素データパルス群DP の各印加タイミングと同一タイミングにて、負極性の走 布パターンのライン数の比率に応じて各表示ラインにお 50 査パルスSPを発生し、これを行電極Y1~Yaへと順次 (12)

印加して行く。この際、走査パルスSPが印加された" 行"と、高電圧の画素データパルスが印加された"列"と の交差部の放電セルにのみ放電 (選択書込放電) が生 じ、その放電セル内に壁電荷が形成される。つまり、図 17及び図18に示されるが如き駆動画素データGD中 における論理レベル"1"のビット桁に対応したサブフィ ールドでの画素データ書込行程Wcにおいてのでみ上記 選択書込放電が生起されるのである。かかる選択書込放 電によれば、上記一斉リセット行程Rcにて"非発光セ ル"の状態に初期化された放電セルは、"発光セル"の状 態に推移する。尚、高電圧の画素データパルスが印加さ れなかった"列"に形成されている放電セルには放電が生 起されず、上記一斉リセット行程Rcにて初期化された 状態、つまり"非発光セル"の状態が保持される。

【0063】そして、発光維持行程 I cでは、第1サス ティンドライバ7及び第2サスティンドライバ8が、行 電極X1~Xn及びY1~Ynに対して図19に示されるが 如く交互に正極性の維持パルス I Px及び I Pyを印加す る。かかる維持パルス I Pの印加により、上記画素デー タ書込行程Wcにおいて壁電荷が形成された放電セル、 すなわち"発光セル"のみが上記維持パルスIPx及びI Pyが印加される度に維持放電して、その放電に伴う発 光状態を維持する。この際、図17及び図18に示され る駆動画素データGDによれば、選択書込放電が実施さ れたサブフィールド(異丸にて示す)及びそれ以降に存在 するサブフィールド(白丸にて示す)各々での発光維持行 程 I cにおいて、図16(a)~図16(d)中に記述され ている回数(期間)だけ発光が維持される。

【0064】又、上述した如き選択書込アドレス法を採 様に、各放電セルに対して同一の選択書込放電を複数回 連続して実施させることにより、画素データの書き込み 精度を高めることが出来る。図20及び図21は、各放 電セルに対して同一の選択書込放電を2回連続して実施 する際に、第2データ変換回路34で採用される変換テ ーブル、並びに発光駆動パターンを示す図である。

[0065]

【発明の効果】以上詳述した如く、本発明においては、 各表示ライン分(又は複数の表示ライン分)毎に入力映像 ライン(又は複数の表示ライン)毎に1フィールド表示期 間内でのサブフィールドの数を変更するようにしてい る。これにより、入力映像信号の絵柄に応じた最適な階 調表示を行うことができる。

【図面の簡単な説明】

【図1】本発明による駆動方法に従ってプラズマディス プレイパネルを階調駆動するプラズマディスプレイ装置 の概略構成を示す図である。

【図2】1Hライン輝度分布解析回路3の内部構成を示 す図である。

【図3】輝度分布メモリ300のメモリマップを示す図 である。

【図4】輝度分布分離回路303における輝度分布の分 類形態の一例を示す図である。

【図5】1表示ライン上における映像信号の輝度レベル の一例を示す図である。

【図6】1表示ライン分の映像信号における各輝度レベ ル毎の頻度の一例を示す図である。

【図7】1表示ライン分の映像信号における累積頻度の 10 一例を示す図である。

【図8】データ変換回路30の内部構成を示す図であ

【図9】第1データ変換回路32によるデータ変換特性 を示す図である。

【図10】1表示ライン分の画素データに対する輝度分 布が図4のパターンAとなる場合に第2データ変換回路 34で採用されるデータ変換テーブルと、発光駆動パタ ーンを示す図である。

【図11】1表示ライン分の面塞データに対する輝度分 20 布が図4のパターンB~Dのいずれかとなる場合に第2 データ変換回路34で採用されるデータ変換テーブル

と、発光駆動パターンを示す図である。 【図12】本発明による駆動方法に基づく発光駆動フォ

ーマットの一例を示す図である。 【図13】図12に示される発光駆動フォーマットに従 ってPDP10を階調駆動する際に印加する各種駆動パ

ルスの印加タイミングを示す図である。 【図14】1表示ライン分の画素データに対する輝度分 布が図4のパターンAとなる場合に第2データ変換回路 用した場合にも選択消去アドレス法を採用した場合と同 30 34で採用されるデータ変換テーブルと、発光駆動パタ ーンの他の一例を示す図である。

> 【図15】1表示ライン分の画素データに対する輝度分 布が図4のパターンB~Dのいずれかとなる場合に第2 データ変換回路34で採用されるデータ変換テーブル と、発光駆動パターンの他の一例を示す図である。

> 【図16】 選択書込アドレス法を採用した場合に用いら れる発光駆動フォーマットの一例を示す図である。

【図17】選択書込アドレス法を採用した場合に、1表 示ライン分の画素データに対する輝度分布が図4のパタ 信号の輝度分布を測定し、この輝度分布に応じて、表示 40 ーンAとなるときに第2データ変換回路34で用いるデ ータ変換テーブルと、発光駆動パターンの一例を示す図 である。

> 【図18】選択書込アドレス法を採用した場合に、1表 示ライン分の画素データに対する輝度分布が図4のパタ ーンB~Dのいずれかとなるときに第2データ変換回路 34で用いるデータ変換テーブルと、発光駆動パターン の一例を示す図である。

【図19】図16に示される発光駆動フォーマットに従 ってPDP10を階調駆動する際に印加する各種駆動パ 50 ルスの印加タイミングを示す図である。


【図20】選択書込アドレス法を採用した場合に、第2 データ変換回路34で用いるデータ変換テーブル、並び に発光駆動パターンの他の一例を示す図である。 【図21】選択書込アドレス法を採用した場合に、第2 データ変換回路34で用いるデータ変換テーブル、並び


に発光駆動パターンの他の一例を示す図である。


【主要部分の符号の説明】


- 2 駆動制御回路
- 3 1 Hライン輝度分布解析回路


- 6 アドレスドライバ
- 7 第1サスティンドライバ
- 8 第2サスティンドライバ
- 10 PDP
- 30 データ変換回路
- 32 第1データ変換回路
- 33 多階調化処理回路
- 34 第2データ変換回路















黑丸:選択消去放電 白丸:発光



展丸:選択書込放電十発光 白丸:発光

..... 83

• • 0 0 0 0 0 117

● ● O O O O O O O 203

•000000

表示解放

0

2

58

0

白丸:発光

発光駆動パターン 0 0 2 44 83 1 010 0 69 117 • 0 4 011 0 0 1 0 0 o ol 18 99 157 s 100 0 1 0 0 0 • 000 34 136 203 6 101 1 0 0 0 0 O O O O 255

[図15]

発光駆動パターン

SF SF SF SF SF

0000 7 117

\$ 100 0 0 0 0 1 O O O ● 24 136 203

4 101 0 0 0 0 0 O O O O 255 255 255

[選択消去]

2 001

010 0 0 1 1 0

4 011 0 0 0 1 1 0 0 0 0

[選択書込]

[図18]

黒丸:選択書込放電+発光

0000000000

0000000011

0000000110

0000001100

1000 0 0 1 1 0 0 0 0 0 0

18 1001 0 1 1 0 0 0 0 0 0 0

会を開発パターン **** 0000000 0 0000000001 1 0010 0 0 0 0 0 0 0 0 1 0 . 0 4 0011 0 0 0 0 0 0 0 1 0 0 16 •00 0000001000 •000 34 .0000 58 0000010000 •00000 0000100000 83 8 0111 0 0 0 1 0 0 0 0 0 •000000 1000 0 0 1 0 0 0 0 0 0 0000000 157 10 1001 0 1 0 0 0 0 0 0 0 0 ● ○ ○ ○ ○ ○ ○ ○ ○ 203 黑丸:選択書込放電+発光 白丸:発光

【図20】

[図17]

[選択者込]

表示解度


黑丸:選択演去放電 白丸:発光

(c) (o)

83

157








[図12]


(16)

特開2001-306020





[図19]



[図21]

[選択書込]

陆舞	第2ゲーケ変換回路34の 変換テーブル						発光駆動パターン		表示類度			
	D۵	5	4	GP	,	1	SF SF SF S	SF 5	(b)	(c)	(40	
1	000	0	0	0	0	0				0	0	0
2	001	0	0	0	0	1			•	2	44	83
3	010	0	0	0	1	1				7	69	117
4	011	0	0	1	1	0		•	• 0	18	99	157
5	100	0	1	1	0	0		•	00	34	136	203
-	101	١,	•	_	_	_		$\overline{}$	$\overline{}$	255	200	266

黑丸:選択書込放電十発光 白丸:発光

フロントページの続き

(72) 発明者 長久保 哲朗 山梨県中巨摩郡田富町西花輪2680番地 パ イオニア株式会社内 F ターム(参考) 5C058 AA11 AA12 BA01 BA07 BB03 BB04 BB22 5C080 AA05 BB05 DD04 DD26 EE29 FF12 GG12 HH02 JJ02 JJ04 JJ05